IBM đã công bố kiến trúc chip dưới 1 nanomet có tên gọi nanostack, chứa gần 100 tỷ bóng bán dẫn tại nút 0,7 nm, được trình bày tại VLSI 2026. Thiết kế ba chiều mang lại hiệu suất năng lượng cao hơn tới 70% và mật độ bóng bán dẫn gần gấp đôi so với chip 2 nm năm 2021 của IBM, nhắm đến khối lượng công việc của bộ tăng tốc trí tuệ nhân tạo với cải thiện 40% trong việc mở rộng SRAM. IBM Research dự đoán kiến trúc nanostack hỗ trợ ít nhất một thập kỷ mở rộng chất bán dẫn liên tục, giải quyết áp lực ngày càng tăng của ngành khi việc thu nhỏ hai chiều truyền thống chạm phải các giới hạn vật lý bao gồm hiệu ứng đường hầm lượng tử và tản nhiệt.
IBM Giới Thiệu Kiến Trúc Transistor Nanostack Ba Chiều
Thông báo tập trung vào nanostack, một kiến trúc transistor ba chiều được phát triển tại cơ sở nghiên cứu chất bán dẫn của IBM ở Albany, New York. Thiết kế xếp chồng và so le các transistor theo chiều dọc trong hai lớp liên kết, sử dụng vật liệu điện môi siêu mỏng để phân tách chúng. Cách tiếp cận đó khác biệt cơ bản so với công nghệ nanosheet mà IBM tiên phong và toàn ngành đã áp dụng—nanosheet nén các đặc tính trong hai chiều, trong khi nanostack thêm mật độ ở chiều thứ ba.
“Chúng tôi không chỉ tạo ra các bóng bán dẫn nhỏ hơn, mà còn tái phát minh cách xây dựng chip để mang lại sức mạnh và hiệu suất năng lượng vượt trội,” Jay Gambetta, Giám đốc IBM Research và IBM Fellow, cho biết.
Chip Nanostack Mang Lại Mật Độ Gần Gấp 2 Lần Và Hiệu Suất Năng Lượng Tăng 70%
Các kết quả kỹ thuật được công bố của IBM, trình bày tại VLSI 2026, báo cáo như sau so với chip 2 nm năm 2021 của IBM:
- Mật độ bóng bán dẫn gần gấp 2 lần
- Hiệu suất cao hơn tới 50%
- Hiệu suất năng lượng cao hơn tới 70%
- Cải thiện 40% trong việc mở rộng SRAM
Lợi ích từ SRAM đặc biệt quan trọng đối với khối lượng công việc AI. Băng thông bộ nhớ trên chip là yếu tố giới hạn đối với các bộ tăng tốc AI, và việc mở rộng SRAM tốt hơn cho phép các nhà thiết kế chip đặt nhiều bộ nhớ hơn gần bộ xử lý mà không tăng diện tích hoặc điện năng tiêu thụ.
IBM Làm Rõ Chỉ Định Nút 0,7 nm Phản Ánh Thế Hệ Mật Độ
Các con số nút quy trình hiện đại không còn tương ứng với kích thước vật lý thực tế nữa. Các lớp kênh transistor trong thiết kế nanostack của IBM dày khoảng 5 nanomet, tương đương khoảng 15 nguyên tử silicon. Chỉ định 0,7 nm phản ánh thế hệ mật độ và hiệu suất, không phải phép đo trực tiếp từng tính năng trên chip. IBM đã thừa nhận điều này một cách trực tiếp, tuyên bố rằng phương pháp nanostack mang lại những lợi ích hiệu quả như mong đợi từ việc mở rộng dưới 1 nm bằng cách đi theo chiều dọc thay vì thu nhỏ mọi kích thước đến gần giới hạn nguyên tử.
IBM Dự Đoán Nanostack Hỗ Trợ Một Thập Kỷ Mở Rộng Liên Tục
Ngành công nghiệp chất bán dẫn đã phải đối mặt với áp lực ngày càng tăng khi việc thu nhỏ hai chiều truyền thống chạm phải các giới hạn vật lý, bao gồm hiệu ứng đường hầm lượng tử, tản nhiệt và chi phí sản xuất. Tốc độ đạt được từ những cải tiến quang khắc thuần túy đã chậm lại. Cách tiếp cận của IBM giải quyết vấn đề này bằng cách tăng mật độ thông qua tích hợp tuần tự 3D. Công ty dự đoán kiến trúc nanostack có thể hỗ trợ ít nhất một thập kỷ mở rộng liên tục từ thời điểm này.
Dan Hutcheson từ Techinsights cho biết sự phát triển này đặt “thêm 10, 15 năm vào lộ trình.” Các đối thủ lớn như Intel, Samsung và TSMC đang theo đuổi các chiến lược transistor ba chiều liên quan, bao gồm thiết kế complementary FET. Thông báo của IBM đại diện cho một minh chứng hoạt động của một lộ trình đã được xác thực ở ngưỡng dưới 1 nm.
IBM Thực Hiện Nghiên Cứu Tại Cơ Sở Albany Với Các Đối Tác Trong Ngành
IBM thực hiện công việc này cùng với các đối tác bao gồm Lam Research, Tokyo Electron và SCREEN Semiconductor Solutions. Cơ sở Albany cũng sẽ đặt một công cụ quang khắc cực tím khẩu độ số cao (High Numerical Aperture Extreme Ultraviolet) từ ASML, một hệ thống cần thiết cho giai đoạn tiếp theo của việc mở rộng logic. IBM cũng đã công bố riêng kế hoạch thành lập Anderon, một xưởng đúc lượng tử độc lập nhằm sản xuất wafer lượng tử ở quy mô thương mại.
IBM Nhìn Thấy Lộ Trình Sản Xuất Trong Vòng Năm Năm
Chip nanostack vẫn là một nguyên mẫu nghiên cứu, mặc dù IBM xác nhận đã chứng minh hoạt động của bộ nghịch lưu CMOS với hiệu suất chuyển mạch như mong đợi. IBM nhìn thấy lộ trình áp dụng sản xuất sớm nhất là trong vòng năm năm. Thông báo không báo hiệu một bản phát hành sản phẩm sắp xảy ra—nó báo hiệu rằng thế hệ phần cứng tiếp theo của ngành có một nền tảng cấu trúc khả thi.
FAQ
IBM đã công bố điều gì tại VLSI 2026?
IBM đã công bố kiến trúc chip dưới 1 nanomet có tên gọi nanostack tại VLSI 2026, chứa gần 100 tỷ bóng bán dẫn tại nút 0,7 nm với thiết kế ba chiều xếp chồng các transistor theo chiều dọc trong hai lớp liên kết.
Chip nanostack của IBM so sánh thế nào với chip 2 nm năm 2021 của nó?
Chip nanostack của IBM mang lại mật độ bóng bán dẫn gần gấp 2 lần, hiệu suất cao hơn tới 50%, hiệu suất năng lượng cao hơn tới 70% và cải thiện 40% trong việc mở rộng SRAM so với chip 2 nm năm 2021 của IBM.
Khi nào IBM dự đoán chip nanostack sẽ đạt đến sản xuất?
IBM nhìn thấy lộ trình áp dụng sản xuất sớm nhất là trong vòng năm năm, với kiến trúc nanostack được dự đoán sẽ hỗ trợ ít nhất một thập kỷ mở rộng chất bán dẫn liên tục.
