IBM dévoile une puce Nanostack de 0,7 nm avec 100 milliards de transistors, réalisant un gain d'efficacité énergétique de 70 %.

IBM a annoncé le 25 juin sa puce nanostack au nœud de 0,7 nanomètre, intégrant près de 100 milliards de transistors avec une architecture verticale tridimensionnelle. Par rapport à la puce 2 nm d’IBM de 2021, le nouveau design offre près de 2× la densité de transistors, jusqu’à 50 % de performances supplémentaires et jusqu’à 70 % d’amélioration de l’efficacité énergétique, avec 40 % de meilleure évolutivité SRAM. L’approche à transistors empilés en 3D, développée au centre de recherche d’IBM à Albany, New York, et présentée au VLSI 2026, répond aux limitations de bande passante mémoire sur puce pour les accélérateurs d’IA.

IBM envisage une adoption en production d’ici cinq ans, vers 2031. L’entreprise projette que l’architecture nanostack pourra soutenir au moins une décennie de miniaturisation continue des semi-conducteurs, prolongeant la loi de Moore alors que le rétrécissement traditionnel en deux dimensions fait face à des limites physiques. La puce reste un prototype de recherche avec un fonctionnement CMOS fonctionnel démontré.