IBM представляє суб-1 нанометровий чіп Nanostack зі 100 мільярдами транзисторів

IBM представила суб-1 нанометрову архітектуру чіпа під назвою nanostack, що містить майже 100 мільярдів транзисторів на вузлі 0,7 нм, представлену на VLSI 2026. Тривимірна конструкція забезпечує до 70% більшу енергоефективність і майже вдвічі більшу щільність транзисторів порівняно з чіпом IBM на 2 нм 2021 року, орієнтуючись на навантаження прискорювачів штучного інтелекту з покращенням масштабування SRAM на 40%. IBM Research прогнозує, що архітектура nanostack підтримуватиме щонайменше десятиліття подальшого масштабування напівпровідників, вирішуючи зростаючий тиск галузі, оскільки традиційне двовимірне зменшення досягає фізичних обмежень, включаючи квантове тунелювання та розсіювання тепла.

IBM представляє тривимірну транзисторну архітектуру Nanostack

Оголошення зосереджено на nanostack — тривимірній транзисторній архітектурі, розробленій у дослідницькому центрі напівпровідників IBM в Олбані, штат Нью-Йорк. Конструкція розташовує і зміщує транзистори вертикально у двох зв'язаних шарах, використовуючи надтонкий діелектричний матеріал для їх розділення. Цей підхід принципово відрізняється від технології нанолистів, яку IBM піонерувала і яку широка галузь прийняла — нанолисти стискали елементи у двох вимірах, тоді як nanostack додає щільність у третьому.

«Ми не просто робимо менші транзистори — ми переосмислюємо, як побудовані чіпи, щоб забезпечити значно більшу потужність та енергоефективність», — сказав Джей Гамбетта, директор IBM Research і член IBM.

Чіп Nanostack забезпечує майже 2-кратну щільність і 70% підвищення енергоефективності

Опубліковані технічні результати IBM, представлені на VLSI 2026, повідомляють про наступне порівняно з чіпом IBM на 2 нм 2021 року:

• Майже 2-кратна щільність транзисторів
• До 50% більша продуктивність
• До 70% більша енергоефективність
• Покращення масштабування SRAM на 40%

Перевага SRAM особливо важлива для навантажень ШІ. Пропускна здатність пам'яті на чипі є обмежувальним фактором для прискорювачів ШІ, а краще масштабування SRAM дозволяє дизайнерам чіпів розміщувати більше пам'яті ближче до процесора без збільшення площі або споживання енергії.

IBM уточнює, що позначення вузла 0,7 нм відображає покоління щільності

Номери сучасних технологічних вузлів більше не відповідають буквальним фізичним розмірам. Шари транзисторних каналів у конструкції nanostack від IBM мають товщину приблизно 5 нанометрів, або близько 15 атомів кремнію. Позначення 0,7 нм відображає покоління щільності та продуктивності, а не пряме вимірювання кожної характеристики на чипі. IBM прямо визнала це, заявивши, що метод nanostack забезпечує ефективний приріст, очікуваний від масштабування нижче 1 нм, шляхом переходу на вертикальне, а не стискання кожного виміру до атомних меж.

IBM прогнозує, що Nanostack підтримуватиме десятиліття подальшого масштабування

Напівпровідникова галузь стикається зі зростаючим тиском, оскільки традиційне двовимірне зменшення досягає фізичних обмежень, включаючи квантове тунелювання, розсіювання тепла та вартість виробництва. Темпи приросту від чистих удосконалень літографії сповільнилися. Підхід IBM вирішує це шляхом додавання щільності через 3D-послідовну інтеграцію. Компанія прогнозує, що архітектура nanostack може підтримувати щонайменше десятиліття подальшого масштабування з цього моменту.

Ден Хатчесон з Techinsights сказав, що ця розробка додає «ще 10, 15 років до дорожньої карти». Основні конкуренти, такі як Intel, Samsung і TSMC, працюють над пов'язаними тривимірними транзисторними стратегіями, включаючи комплементарні польові транзистори. Оголошення IBM є робочою демонстрацією перевіреного шляху на порозі нижче 1 нм.

IBM проводить дослідження в центрі Олбані з галузевими партнерами

IBM проводить цю роботу разом з партнерами, включаючи Lam Research, Tokyo Electron і SCREEN Semiconductor Solutions. Центр в Олбані також розмістить літографічний інструмент екстремального ультрафіолету з високою числовою апертурою від ASML, систему, необхідну для наступної фази масштабування логіки. IBM окремо оголосила про плани сформувати Anderon, самостійний квантовий фаундрі, призначений для виробництва квантових пластин у комерційному масштабі.

IBM бачить шлях до виробництва за п'ять років

Чіп nanostack залишається дослідницьким прототипом, хоча IBM підтвердила, що продемонструвала функціонування CMOS-інвертора з очікуваною перемикальною продуктивністю. IBM бачить шлях до впровадження у виробництво вже через п'ять років. Оголошення не сигналізує про негайний випуск продукту — воно сигналізує, що наступне покоління апаратного забезпечення галузі має життєздатну структурну основу.

FAQ

Що IBM представила на VLSI 2026?

IBM представила суб-1 нанометрову архітектуру чіпа під назвою nanostack на VLSI 2026, що містить майже 100 мільярдів транзисторів на вузлі 0,7 нм з тривимірною конструкцією, яка вертикально розташовує транзистори у двох зв'язаних шарах.

Як чіп nanostack від IBM порівнюється з його чіпом на 2 нм 2021 року?

Чіп nanostack від IBM забезпечує майже 2-кратну щільність транзисторів, до 50% більшу продуктивність, до 70% більшу енергоефективність та покращення масштабування SRAM на 40% порівняно з чіпом IBM на 2 нм 2021 року.

Коли IBM прогнозує, що чіп nanostack досягне виробництва?

IBM бачить шлях до впровадження у виробництво вже через п'ять років, при цьому архітектура nanostack прогнозовано підтримуватиме щонайменше десятиліття подальшого масштабування напівпровідників.