IBM оголосила 25 червня про свій наностековий чіп на вузлі 0,7 нанометра, що містить майже 100 мільярдів транзисторів із тривимірною вертикальною архітектурою.
Порівняно з чипом IBM на 2 нм 2021 року, нова конструкція забезпечує майже 2x щільність транзисторів, до 50% більшу продуктивність і до 70% підвищення енергоефективності, з 40% кращою масштабованістю SRAM.
Підхід із 3D-стекованими транзисторами, розроблений у дослідницькому центрі IBM в Олбані, Нью-Йорк, і представлений на VLSI 2026, вирішує проблеми обмеженої пропускної здатності внутрішньої пам'яті для прискорювачів ШІ.
IBM бачить шлях до впровадження у виробництво протягом п'яти років, приблизно у 2031 році.
Компанія прогнозує, що наностекова архітектура може підтримувати щонайменше десятиліття подальшого масштабування напівпровідників, продовжуючи закон Мура, оскільки традиційне двовимірне зменшення стикається з фізичними обмеженнями.
Чип залишається дослідницьким прототипом із продемонстрованою функціональною роботою CMOS.

Переглянути джерело

Застереження: інформація на цій сторінці може походити зі сторонніх джерел і надається виключно для ознайомлення. Вона не відображає позицію чи думку Gate і не є фінансовою, інвестиційною чи юридичною консультацією. Торгівля віртуальними активами пов’язана з високим ризиком. Будь ласка, не покладайтеся лише на інформацію з цієї сторінки під час прийняття рішень. Детальніше дивіться у Застереженні.

Пов’язані новини

5год тому

IBM запускає першу 0,7-нанометрову технологію чіпів, вступаючи в субангстремну еру.

16год тому

IBMзапускаєтехнологіючипівменше1нмзі100мільярдамитранзисторів;NVIDIAрозробляєстійкуживлення800VHVDC.

16год тому

IBM запускає першу технологію чипів з розміром 0,7 нанометра, що знаменує прорив у піднанометрову еру.

18год тому

IBM представляє перший чіп суб-1 нм, акції зростають на 6% на передринковій торгівлі

18год тому

IBM анонсує суб-1-нанометрову технологію чіпів із підвищенням продуктивності на 50% та зниженням енергоспоживання на 70% 25 червня

Поглиблений аналіз