IBM Apresenta Chip Nanostack de 0,7nm com 100 mil milhões de Transístores e Alcança 70% de Ganho em Eficiência Energética

A IBM anunciou a 25 de junho o seu chip nanostack no nó de 0,7 nanómetros, com quase 100 mil milhões de transistores numa arquitetura vertical tridimensional. Comparado com o chip de 2 nm da IBM de 2021, o novo design oferece quase 2x a densidade de transistores, até 50% mais desempenho e até 70% de melhoria na eficiência energética, com 40% melhor escalabilidade SRAM. A abordagem de transistores empilhados em 3D, desenvolvida nas instalações de investigação da IBM em Albany, Nova Iorque, e apresentada na VLSI 2026, aborda as limitações de largura de banda da memória no chip para aceleradores de IA.

A IBM vê um caminho para a adoção em produção dentro de cinco anos, por volta de 2031. A empresa projeta que a arquitetura nanostack pode suportar pelo menos uma década de escalabilidade contínua de semicondutores, prolongando a Lei de Moore à medida que a redução bidimensional tradicional enfrenta constrições físicas. O chip continua a ser um protótipo de investigação com funcionamento CMOS funcional demonstrado.