Abertura
A Huawei anunciou formalmente a “Lei Tau (τ)” em 25 de maio de 2026, no Simpósio Internacional de Circuitos e Sistemas em Xangai, marcando a primeira proposta da China de um princípio norteador para o desenvolvimento da indústria global de semicondutores. He Tingbo, diretor da Huawei e presidente do negócio de semicondutores, proferiu o discurso de abertura intitulado “Exploration and Practice of New Semiconductor Development Pathways”. No mesmo dia, ele publicou um artigo revisado por pares intitulado “A Time Scaling Theory for Multi-Layer Electronic Systems” na plataforma de preprints da Academia Chinesa de Ciências, oferecendo uma explicação técnica detalhada e base teórica para a nova lei.
A Lei Tau propõe substituir o “escalonamento geométrico” — a abordagem tradicional de reduzir o tamanho dos transistores — por “escalonamento por tempo (τ)” como princípio fundamental de otimização para a evolução de semicondutores e sistemas eletrônicos. De acordo com o arcabouço da Huawei, essa mudança responde à realidade de que a Lei de Moore já não entrega benefícios significativos após o nó de 7 nanômetros, e o acesso a tecnologias avançadas de litografia passou a estar severamente limitado e economicamente proibitivo para muitos fabricantes de chips. Ao comprimir sistematicamente atrasos de propagação de sinais por meio de técnicas de inovação como dobramento de lógica e ao aumentar continuamente a densidade de transistores, a Lei Tau busca alcançar uma evolução sustentada de semicondutores sem depender principalmente do avanço dos nós de processo.
O anúncio provocou uma resposta imediata do mercado: ações de semicondutores chinesas dispararam em 25 de maio, com a China Integrated Circuits (SMIC) negociando perto do limite de alta, a Huahong Semiconductor se aproximando de uma alta limite de 20%, e os fornecedores de equipamentos Triotech (688072.SH) e Shengmei Shanghai (688082.SH) registrando ganhos expressivos.
Escalonamento por Tempo (τ) Substitui o Escalonamento Geométrico
A Lei Tau redefine fundamentalmente o principal alvo de otimização da indústria de semicondutores. Em vez de focar exclusivamente na redução das dimensões dos transistores, ela propõe a redução sistemática da constante de tempo característica τ — o tempo necessário para que sinais se propaguem por cada camada do sistema eletrônico — indo de chaveamento em nível de picosegundos para resposta de carga de trabalho de data center em nível de segundos.
Historicamente, a principal tarefa da indústria de semicondutores se concentrava em um objetivo: reduzir o tamanho dos transistores. Gordon Moore observou em 1965 que a densidade de transistores aproximadamente dobrava a cada dois anos. Uma década depois, a teoria de escalonamento de Dennard complementou essa observação ao demonstrar que a redução proporcional de tensão e tamanho podia manter constante a intensidade do campo elétrico. O escalonamento geométrico e o escalonamento de Dennard, juntos, viabilizaram melhorias exponenciais de desempenho por watt e desempenho por dólar ao longo de quase 50 anos.
De acordo com o artigo publicado por He Tingbo, esse “contrato” da indústria perdeu aplicabilidade. Além do nó de 7 nanômetros, o escalonamento geométrico deixa de oferecer benefícios proporcionais. O projeto avançado de chips no nó de 2 nanômetros agora excede US$ 1 bilhão no orçamento de desenvolvimento. Para empresas como a Huawei, que não têm acesso ao equipamento de litografia mais avançado, essas limitações chegaram antes e acarretam consequências mais severas.
Nos últimos seis anos, a equipe de semicondutores da Huawei realizou pesquisas aprofundadas em SoCs móveis, aceleradores de IA, arquitetura de sistemas e empacotamento. A conclusão: a resposta não está em adotar novos nós de processo ou arquiteturas de transistores, mas em mudar fundamentalmente o próprio objetivo de otimização. Em vez do escalonamento geométrico, o desenvolvimento futuro de sistemas eletrônicos deve perseguir escalonamento por tempo — reduzindo de forma sistemática a constante de tempo característica τ em cada camada da pilha, do chaveamento de transistores em nível de picosegundos aos tempos de resposta do data center em nível de segundos.
Com base nesse princípio, a Huawei projetou e produziu em massa 381 chips ao longo dos últimos seis anos. A empresa lançará novos chips para smartphones Kirin neste outono, implementando totalmente a tecnologia de dobramento de lógica com desempenho substancialmente aprimorado.
He Hui, diretor de análise de semicondutores da Omdia para a China, explicou que o princípio da Lei Tau aplica diretrizes de redes de comunicação — alta transmissão e baixa latência — aos “miolos” do chip, em vez de depender apenas de nós de processo avançados para criar espaço de escalonamento e aumentar contagens de transistores. Ele observou ainda que, diante das limitações de processos avançados, a Huawei combina suas vantagens técnicas com expertise em tecnologia de comunicação e materiais dielétricos aprimorados para superar limites físicos e buscar avanços tecnológicos alternativos.
Dobramento de Lógica como Tecnologia Central
O artigo de He Tingbo identifica o dobramento de lógica como a implementação técnica central da Lei Tau. O artigo argumenta que a essência da Lei de Moore não é a redução geométrica, mas a tecnologia que entrega o máximo impacto aos usuários finais. Transistores menores melhoram o desempenho do sistema porque chaveiam mais rápido. Linhas de interconexão mais densas melhoram o desempenho porque as distâncias de transmissão de sinais diminuem. Integração mais alta melhora o desempenho porque os dados cruzam menos fronteiras. Cada geração de tecnologia comprime o tempo de forma fundamental — de picosegundos para nanosegundos no nível de dispositivo, de nanosegundos para microssegundos no nível de chip, e de microssegundos para segundos no nível de sistema. O escalonamento espacial serve apenas como uma ferramenta para comprimir o tempo.
Portanto, o próprio tempo deve funcionar como padrão primário de medição. Em cada camada da pilha — transistor, circuito, chip e sistema — uma constante de tempo característica τ pode ser definida, e reduzi-la serve como o objetivo unificado de otimização. O escalonamento geométrico vira apenas uma abordagem técnica entre muitas, e não o único método.
Paul Triolo, sócio e vice-presidente do Albright Stonebridge Group e líder de política de tecnologia na China, interpretou a Lei Tau da seguinte forma: a abordagem da Huawei é direta — o progresso futuro de semicondutores não depende mais principalmente da redução de tamanho geométrico, mas da compressão da constante de tempo efetiva τ entre as camadas de dispositivo, circuito, chip e sistema. No nível de dispositivo, esse mecanismo reduz resistência e capacitância. No nível de circuito, isso significa usar a arquitetura de “dobramento de lógica” tridimensional para encurtar fios e caminhos de sinal. No nível de chip, significa arquitetura hardware-software e co-projeto com silício. No nível de sistema, significa reduzir a latência de interconexão por meio de semântica unificada de memória e SuperPods altamente integrados.
Sobre o dobramento de lógica especificamente, Triolo explicou que a Huawei o descreve como a transição de um layout tradicional bidimensional para uma arquitetura de empilhamento vertical, onde múltiplas camadas lógicas se dobram para cima ao longo do eixo Z. Analogia da Huawei: sair de casas térreas para prédios de vários andares conectados por elevadores. O objetivo é direto: sem depender completamente da redução do tamanho dos transistores, reduzir a distância de propagação de sinais, encurtar caminhos críticos e aumentar a densidade efetiva de transistores para alcançar melhorias de desempenho.
De acordo com o artigo, o primeiro teste em escala de produção do escalonamento por τ ocorreu em aplicações para dispositivos móveis. SoCs de smartphones possuem características únicas: um único chip constitui o sistema inteiro. Arquiteturas paralelas com múltiplos sockets não podem ser implementadas; nem mesmo milhares de nós conseguem compensar velocidades de enlace lentas. Todo o desempenho entregue aos usuários se origina de um único chip que consome apenas alguns watts e está limitado por restrições de dissipação de calor inerentes ao formato de dispositivos portáteis.
Além disso, após 2020, com o acesso a nós de processo avançados se tornando restrito, a questão crítica passou a ser: com nós de processo fixos, como melhorias de desempenho entre gerações podem continuar em um único chip?
A resposta da Huawei: dobramento de lógica. Dobrar lógica é uma metodologia de projeto que divide circuitos digitais, analógicos e de armazenamento em camadas ativas empilhadas verticalmente seguindo princípios de escalonamento por tempo, alcançando otimização coordenada entre desempenho, consumo de energia e área.
He Tingbo afirmou que o chip de smartphone “Kirin 2026” representa a primeira implementação bem-sucedida do dobramento de lógica. Com base em princípios totalmente novos de design de lógica livre, ele evolui de arquitetura de camada única para arquitetura de dupla camada e atinge melhorias substanciais na densidade de transistores e métricas relacionadas. “Conseguimos uma série de avanços difíceis de obter apenas com tecnologia de processo avançado”, disse He. Essas inovações chegarão gradualmente aos chips de produção em 2027 e além.
“Na próxima década, continuaremos avançando em direção a dobramentos abrangentes, inclusive dobramentos em múltiplas camadas, otimizando continuamente o desempenho de ponta a ponta desde dispositivos, circuitos, chips e sistemas”, afirmou ele.
Triolo observou que essa abordagem não é totalmente novidade tecnológica. A indústria de semicondutores vem seguindo essa direção há anos — a vantagem atual da NVIDIA não deriva apenas da densidade de transistores, mas da integração em nível de sistema; a AMD busca empilhamento de chiplets e empacotamento avançado; o sucesso da linha M da Apple se deve substancialmente à localização de memória e à integração vertical hardware-software. “A abordagem da Huawei destila essas tendências e as eleva a uma solução abrangente para a era pós-Moore”, disse Triolo.
De acordo com o artigo, o dobramento de lógica em SoCs móveis alcançou um aumento em “função degrau” de 55% na densidade de transistores e um ganho de 41% em eficiência energética com nós de dispositivo fixos (tecnologia de processo inalterada). O artigo projeta que, até 2031, a densidade de transistores aumentará de 155 MT/mm² (milhões de transistores por milímetro quadrado) para 400+ MT/mm² nos níveis de dispositivo e circuito. A declaração oficial da Huawei indicou que, até 2031, chips avançados baseados na Lei Tau alcançarão densidade de transistores equivalente à tecnologia de processo de 1,4 nanômetro.
Impacto na Indústria de Semicondutores da China
Na competição global de semicondutores, a indústria chinesa enfrenta os maiores desafios e pressões devido às limitações de acesso à tecnologia avançada de litografia. No entanto, a Lei Tau da Huawei e múltiplos protótipos de chips fornecem uma nova direção para a indústria de semicondutores da China — e também para a indústria global — alcançar evolução contínua na era pós-Moore.
De maio de 2020 a maio de 2026, a Huawei projetou e produziu em massa 381 chips para os mercados de telefonia móvel, inteligência artificial, automotivo, industrial e infraestrutura. Em todo esse portfólio de produtos, a teoria de escalonamento por τ recebeu validação.
A Huawei afirmou em seu artigo que, olhando para frente, as frequências de núcleos de CPU devem chegar a 4 GHz e acima até 2029. A eficiência energética do SoC Kirin deve melhorar mais do que o dobro dentro de três a cinco anos em cenários típicos de uso. A integração de hardware de IA deve aumentar mais de 100 vezes até 2035.
He Tingbo afirmou que, de 2026 a 2035, conforme várias tecnologias exploratórias forem se tornando produto, a densidade de transistores continuará crescendo, a frequência de operação continuará aumentando, e a empresa seguirá lançando chips de smartphones de alto desempenho. “Nossa solução funciona e funciona bem. O desempenho dos nossos novos chips consegue sustentar, de forma plena, a comparação contínua com caminhos alternativos.”
Sobre o desenvolvimento futuro da indústria de semicondutores, He Tingbo afirmou: “O futuro certamente pertence à cooperação aberta. Sob o caminho da Lei Tau, esperamos uma colaboração próxima com cientistas, engenheiros e parceiros da indústria do mundo todo para impulsionar conjuntamente o desenvolvimento da indústria de semicondutores e eletrônica.”
He Hui avaliou que a própria divulgação da Huawei demonstra uma postura: buscar otimização em nível de sistema em vez de competir apenas com limites físicos é uma tentativa positiva à medida que a Lei de Moore baseada em silício se aproxima de limites fundamentais.
Hu Yanping, professora titular distinta da Universidade de Finanças de Xangai, especializada em indústrias de tecnologia inteligente e em pesquisa sobre economia inteligente, caracterizou a Lei Tau como essencialmente desbloqueando perspectivas espácio-temporais de computação de chips no estilo Huawei: aplicando princípios de transformação de lógica livre, otimizando fisicamente constantes de tempo, usando dobramento de lógica para aumento de densidade, coordenando de ponta a ponta para melhoria de eficiência e reconstruindo o sistema para redução de latência. Trata-se de um novo framework diferente das perspectivas anteriores que enfatizavam precisão de processo, exposições múltiplas de DUV e taxas de rendimento, com características de evolução por fusão tecnológica multidimensional que não envolvem apenas adição e otimização. Observadores da indústria devem analisar não apenas o dobramento de lógica, mas entender o que, fundamentalmente, a filosofia de design de lógica livre representa.
Hu Yanping concluiu que a Lei Tau constitui tanto inovação teórica quanto exploração prática. “À medida que o caminho avança, ela se estende gradualmente para muito além do cenário familiar da indústria de semicondutores.”
Perguntas frequentes
P: O que é a Lei Tau e como ela difere da Lei de Moore?
R: A Lei Tau, anunciada formalmente pela Huawei em 25 de maio de 2026, propõe substituir “escalonamento geométrico” (redução do tamanho dos transistores) por “escalonamento por tempo (τ)” (redução dos atrasos de propagação de sinais) como princípio norteador para a evolução de semicondutores. A Lei de Moore, baseada no dobramento da densidade de transistores aproximadamente a cada dois anos, não entrega mais benefícios proporcionais além do nó de processo de 7 nanômetros. A Lei Tau aborda isso reduzindo sistematicamente a constante de tempo característica τ em todas as camadas — do chaveamento do transistor (picosegundos) à resposta de data center (segundos) — permitindo melhorias de desempenho sem depender principalmente do avanço dos nós de processo.
P: O que é dobramento de lógica e como funciona?
R: Dobrar lógica é a técnica de implementação central da Lei Tau. Ela faz a transição de layouts tradicionais bidimensionais de chips para empilhamento vertical tridimensional, em que múltiplas camadas lógicas se dobram para cima ao longo do eixo Z. Usando a analogia da Huawei, é como passar de casas térreas para prédios de vários andares conectados por elevadores. Ao reduzir a distância de propagação do sinal, encurtar caminhos críticos e aumentar a densidade efetiva de transistores sem depender de nós de processo menores, o dobramento de lógica alcança melhorias de desempenho. Em nós de processo fixos, a implementação da Huawei alcançou aumento de 55% na densidade de transistores e ganho de 41% em eficiência energética.
P: Quais são as melhorias de desempenho projetadas da Huawei com a Lei Tau?
R: De acordo com o artigo publicado pela Huawei, as frequências de núcleos de CPU devem atingir 4 GHz e acima até 2029. A eficiência energética do SoC Kirin deve melhorar mais do que o dobro em três a cinco anos em condições típicas de uso. A integração de hardware de IA deve aumentar mais de 100 vezes até 2035. Até 2031, chips avançados baseados na Lei Tau alcançarão densidade de transistores equivalente à tecnologia de processo de 1,4 nanômetro.
