2026年のIEEE/JSAP VLSIカンファレンスにおいて、韓国のUNISTと日本の東京大学の研究チームがそれぞれ独立して、新しい高帯域メモリ（HBM）アーキテクチャを2つ発表しました。V-DieとMOSAICは、DRAMチップを水平から垂直に回転させることで熱放散を改善し、AIチップのメモリボトルネックに対処します。
UNISTのV-Dieアーキテクチャは、DRAMチップを90度回転させ、スルーシリコンビア（TSV）を用いて垂直に配置します。これにより、追加のメモリセル用のスペースが確保される一方で、チップ間に液冷チャネルを導入します。シミュレーションデータでは、V-DieはGPT-3レベルのワークロードを実行した場合に毎秒540トークンを達成し、従来のHBM4の毎秒296トークンのほぼ2倍となっています。東京大学のMOSAICは、微小インダクタ結合による非接触のチップ間インターフェースを用いた直交チップ積層を採用し、チャンネルあたり4Gbpsを実現しており、DRAM-on-GPU構成ではHBM4の容量を最大で2倍にする可能性があります。両設計とも、現在のAIアクセラレータを制約している重要なメモリ帯域ボトルネックの解消を目指していますが、いずれも現時点では学術的なシミュレーション段階にとどまっています。
