JEDECによると、国際半導体標準化団体は最近、AIチップのパッケージコストを削減するために設計された新しい高帯域幅メモリ規格であるSPHBM4（JESD330-4）を発表しました。この規格は、従来のHBM4の2,048ピンに対してインターフェースピンを75％削減し、512ビット幅に抑えつつ、ピンあたりの信号速度を11Gbpsから44Gbpsに4倍に増加させています。46GT/sの速度で、理論上のピーク帯域幅は2.944TB/sに達し、4から16のDRAMスタックと最大容量64GBをサポートします。
HBM4とは異なり、SPHBM4は高価なシリコンインターポーザーやTSMCのCoWoSのような先進的なパッケージングを必要としますが、SPHBM4は低コストの標準有機基板に直接搭載されており、最先端のパッケージング技術への依存を排除し、コスト障壁を大幅に削減しています。
