BlockBeatsによると、7月5日、IntelはTSMCやSamsungと競争するため、1.4nmクラスの14Aプロセスノードに両面給電アーキテクチャの採用を検討している。同社は当初、14AでPowerDirect背面給電技術を使用する予定だったが、現在は表裏両方の金属層を活用する両面アプローチを評価している。Intelの14AプロセスはM0ピッチ28ナノメートルを目標とし、18Aと比較して1.3倍のチップ密度を実現。後続の14A2プロセスはハーフノード改善により21nmのM0ピッチを達成する可能性がある。Intelは2026年10月に外部顧客向けに14Aプロセスデザインキットバージョン0.9をリリースし、2028年に14Aのリスク生産、2029年に量産を計画している。
免責事項：本ページの情報には第三者提供の内容が含まれる場合があり、参考目的のみで提供されています。これらはGateの見解や意見を示すものではなく、金融、投資、または法律上の助言を構成するものでもありません。暗号資産取引には高いリスクが伴います。意思決定を行う際には、本ページの情報のみに依存しないでください。詳細については、
免責事項をご確認ください。
