AI チップ需要が継続的に先進パッケージの生産能力を逼迫させる中、Intel の EMIB パッケージ技術が再び市場の注目を集めている。テクノロジーメディア Wccftech は、広発証券テクノロジーリサーチ分析官 Jeff Pu の見解を引用し、Intel の EMIB の歩留まりが 90% に達していると述べた。これは、Intel Foundry の転換における重要な鍵と見なされる先進パッケージ技術が、AI データセンター向けチップをさらに導入するうえで成熟度を備えていることを示している。
（陳立武封神！Citrini が Intel を「今年最も優れた決算」と評価、台積電 CoWoS の波及需要を受け継ぐことを期待）
これは、調査機関 Citrini Research が先に Intel について示した見方とも呼応している。Intel は必ずしも先進製程でいま直ちに台積電を全面的に打ち負かす必要はないが、台積電の CoWoS が供給不足の状態を続けるなら、Intel の EMIB と Foveros が AI ASIC、chiplet、そして HBM のパッケージにおける波及需要を受け止める可能性があり、AI サプライチェーンにおける「relief valve（逃がし弁）」となり得る。
EMIB の歩留まりは 90%—Intel Foundry 転換の重要パズルが見えてきた
Wccftech の報道によると、Intel の EMIB は、同社にとって最も重要な受託製造（ファウンドリ）および先進パッケージ技術の一つと見なされており、その位置づけは、台積電の CoWoS よりもコスト効率が高く、かつ拡張しやすい 2.5D パッケージの代替案を提供することにある。
EMIB（Embedded Multi-die Interconnect Bridge の略）は、Intel の組み込み型多チップ相互接続ブリッジ技術である。従来の 2.5D パッケージが大型のシリコンインターポーザ（中介層）を使うのに対し、EMIB はパッケージ基板に埋め込まれた小型のシリコンブリッジで複数の die または chiplet を接続する。Intel は、この設計により追加のシリコン面積の使用を減らし、歩留まりを高め、消費電力とコストを下げられるほか、異なる製程ノードや異なる IP のチップを同一パッケージ内でより統合しやすくなると主張している。
Wccftech は、Jeff Pu が「Intel の EMIB の歩留まりは 90% に達している」と述べたと指摘している。これは Intel Foundry にとって重要な追い風であり、なぜ最近市場で Intel Foundry への信頼が持ち直しているのかを説明する材料にもなる。報道ではさらに、Google の次世代 TPU が Intel の先進パッケージを採用すると伝わっていること、NVIDIA の次世代 Feynman チップも市場の噂で EMIB 技術との関連づけがなされていること、そして Meta は 2028 年後半の CPU 計画で EMIB が使われる可能性があると名指しされていることにも言及した。
Citrini：AI サプライチェーンの本当のボトルネックは GPU だけではなく、先進パッケージだ
これこそが、Citrini Research が先に Intel を強気評価した中核的な理由だ。Citrini は「先進パッケージ」を 2026 年の重要な取引テーマの一つに挙げ、これまで市場が AI 半導体の競争を、NVIDIA が ASIC で優位、台積電が Intel に優位、あるいは Blackwell が TPU に優位といった形に単純化してきたと指摘している。しかしこうした枠組みは、より深いボトルネックを見落としている。つまり、最終的にどの種類の AI チップが勝ち残るとしても、先進パッケージが必要だということだ。
Google TPU、Amazon Trainium、Meta MTIA、さらには OpenAI が将来リリースする可能性のある自社設計チップも、本質的には多 die、多 chiplet、多 HBM の構成へ向かう。これらのチップは互いに完全に置き換わるのではなく、有限な先進パッケージ生産能力を共同で消費する関係にある。
そのため、Citrini は、Intel のチャンスは最先端製程で台積電をすぐに上回ることではなく、EMIB と Foveros を活用して、台積電 CoWoS の供給不足にともなう AI パッケージ需要の波及分を受け止めることにあると考えている。つまり、チップそのものは台積電や三星で製造されても、最終的に Intel の先進パッケージ工程に投入されることになる。これにより、Intel は AI サプライチェーンの中で再び位置づけを取り戻せるはずだ。
EMIB-M と EMIB-T：一つは効率重視、もう一つは超大型 AI チップのために
Wccftech はさらに、Intel が現在重要視している 2 つの EMIB 路線、EMIB-M と EMIB-T を整理している。EMIB-M の重点は効率だ。シリコンブリッジに MIM コンデンサ（Metal-Insulator-Metal capacitor）を組み込み、給電品質を改善し、ノイズを減らし、電源の完全性を高める。MIM コンデンサのコストは一般的な金酸化金コンデンサよりやや高いものの、安定性がより高く、漏れ電流が低い。そのため、高帯域幅の相互接続と安定した給電を必要とする chiplet パッケージに適している。
EMIB-T は、より大規模な AI チップ向けに設計されている。EMIB ブリッジ内に TSV（シリコン貫通孔技術）を導入し、電力と信号を EMIB ブリッジを通じて垂直に直接伝送できるようにする。これは、EMIB-M のようにブリッジ接続構造を迂回する給電ではない。これにより EMIB-T は、高性能 AI チップにより適している。特に、大量の HBM、複数の演算用 chiplet、そしてより複雑な相互接続アーキテクチャを統合する必要があるデータセンター向けチップに向いている。簡単に言えば、EMIB-M は効率と給電の安定性を解決し、EMIB-T は超大面積の AI パッケージを狙っている。
2028 年に 12 倍超のレチクルサイズに挑み、Intel は hyperscaler の AI チップ需要に追いつく
Wccftech の報道によると、現時点で EMIB-T は reticle size の 8 倍超のチップ拡張に対応可能で、120 x 120 のパッケージに 12 個の HBM、4 個の高密度 chiplet、そして 20 個超の EMIB-T 接続を統合できるとしている。2028 年までに Intel は EMIB-T を reticle size の 12 倍超へ拡張し、パッケージサイズは 120 x 180 超、さらに 24 個超の HBM die と 38 個超の EMIB-T ブリッジを収容できる計画だという。
この目標は hyperscaler の AI チップ時代を直撃する。Google、Amazon、Meta、Microsoft などのクラウド大手が自社設計の AI ASIC に投資するにつれ、単一チップのパッケージ面積はますます大きくなり、HBM の数も継続的に増えるだろう。AI チップの競争はもはや単一 GPU の性能だけではなく、より多くの演算用 die、より多くの HBM、より多くの相互接続を収容でき、かつ歩留まり・消費電力・コストをコントロールできるかどうかになっている。
Wccftech はまた、台積電は 2028 年までに reticle size を 14 倍まで到達させ、最大 20 個の HBM packages を統合できる見通しだと述べている。さらに台積電には SoW（System on Wafer）などの超大型パッケージ案もあるが、コストは一般的な CoWoS より高くなるという。
つまり、Intel に競争圧力がないわけではない。台積電は依然として先進パッケージのリーダーだ。しかし Intel の EMIB が、より高い歩留まり、より低いコスト、そしてより柔軟な異種統合能力で切り込めるなら、市場は当然、AI パッケージのサプライチェーンにおける Intel の価値を再評価することになるだろう。
Intel は 18A だけに頼らなくていい。先進パッケージが先に Intel を“土俵”へ戻すかもしれない
これまで市場で Intel の転換について語られる際の焦点は、主に 18A の製程進捗、受託製造（ファウンドリ）事業が外部顧客を獲得できるかどうか、そして Intel が台積電に追いつく機会があるのかどうかに集中してきた。しかし Citrini の見方はより現実的だ。Intel が AI サプライチェーンの“牌を取り戻す”最初の一歩は、先進製程で全面的に先行製程を逆転することではないかもしれない。むしろ先進パッケージから入ることだ。
これは Intel にとって特に重要である。これまで AI データセンターの需要は主に GPU と HBM を押し上げてきたが、クラウド大手が自社設計 ASIC に注力するにつれ、AI チップは多 die、多 chiplet、多 HBM の構成へと進む。すると、サーバー CPU、カスタム ASIC、HBM、そして先進パッケージが、市場によってまとめて再評価されていく。言い換えれば、AI サプライチェーンのボトルネックはもはや「誰が最強の GPU を持っているか」だけではなく、「より多くの演算用チップとメモリを、効果的に一緒にパッケージできるのは誰か」になっている。
また、だからこそ Intel の決算発表後に Citrini が、それが「今年最も優れた決算」の一つになり得ると形容したのだ。市場が再び Intel を評価し直し、もし EMIB の歩留まりが 90% に達しているという説が顧客による検証を得られるなら、Intel は hyperscaler、AI ASIC 設計会社、大型チップの顧客に対して、それが単なる先進製程の追随者ではなく、先進パッケージの代替サプライヤーになり得ることを示すチャンスがある。
言い換えれば、EMIB の意義は単なる Intel 内部の技術ショーケースではなく、AI パッケージ需要の波及分を取り込むための具体的な手段になり得る。EMIB-M は給電効率を強化し、EMIB-T は TSV を導入して、より大型のパッケージに照準を合わせることで、Intel は EMIB を既存製品で用いるパッケージ技術から、2028 年の hyperscaler AI チップに必要な超大型パッケージプラットフォームへと押し上げようとしている。
Intel にとって本当のブレークスルーとは、おそらくすぐに台積電を打ち負かすことではない。むしろ CoWoS の供給不足が続き、AI チップが全面的に chiplet 化していく時代に、世界の AI パッケージ生産能力の不足を埋める重要な代替案になることだ。
この取引テーマは Intel だけにとどまらない。Citrini は以前、AI ASIC と chiplet アーキテクチャが引き続き拡張するなら、恩恵を受ける側は Intel 単体に限らず、Amkor、Kulicke & Soffa、BESI などのパッケージおよび設備企業全体へ波及し得ると述べていた。つまり、市場が期待しているのは、必ずしも Intel という一社の逆襲だけではない。AI チップのアーキテクチャが変わった結果、先進パッケージのサプライチェーンが再評価されるチャンスに賭けている面もあるのだ。
この記事 台積電 CoWoS の最大の恩恵受益者は誰？ Intel の EMIB 歩留まりは 90% と伝わる、先進パッケージが“巻き返し”の鍵。最初に 鏈新聞 ABMedia に掲載されました。
関連記事
