[Exclusive] 三星HBM4E良率突破70%……全力推进HBM霸主地位

三星电子在率先实现全球首个第六代高带宽存储器（HBM4）量产之后，如今在HBM4E（第七代）以及下一代DRAM的开发中也取得了可见的进展。三星电子首席技术官、半导体研究中心负责人宋在赫近日在一次内部管理简报会上表示，HBM4E的可靠性测试良率（合格品比例）已提升至70%以上的水平，并称下一代10纳米级第七代（D1d）DRAM工艺已在竞争中抢得优势。基于此，三星电子预计将进一步加快强化其下一代AI存储竞争力的工作。
据半导体行业消息人士称，1日，据报道宋在赫在6月30日举行的器件解决方案（DS）部门内部管理简报会上表示：“HBM4E的可靠性测试良率已提升至70%以上的水平。”业内通常认为，良率达到80%或以上属于“成熟良率”阶段，在该阶段工艺被视为已稳定。鉴于HBM4E仍处于可靠性测试阶段，70%以上的水平被视为开发进入稳定区间的信号。
三星电子今年2月率先在行业内启动HBM4的量产出货，并且在5月29日披露了其12层HBM4E产品的详细技术规格，同时向主要客户发送了样品。HBM4将安装到英伟达的AI加速器“Vera Rubin”上，该加速器计划于今年下半年推出；而HBM4E作为HBM4的后续产品，预计将安装在下一代AI加速器中，例如英伟达计划明年推出的“Vera Rubin Ultra”。业界认为，随着主要客户对样品的评估继续推进，量产开发将顺利展开。
据悉，下一代DRAM工艺开发也在有条不紊地推进。宋在赫评估称，D1d工艺技术竞争力领先于竞争对手，并表示开发正以11月获得生产准备批准（PRA）为目标推进。PRA是产品出货前开展的最终内部质量评估阶段。该程序将对良率、性能和生产率进行全面验证，以判断是否具备量产可行性，通过后即可实现向量产体系的完整切换。
尤其是，D1d是三星电子计划从下一代HBM5（第八代）开始应用的核心DRAM工艺。业内预计，如果D1d开发按计划推进，不仅将对下一代DRAM产生积极影响，也将提升HBM5及后续产品的竞争力。随着HBM4E的开发成果与D1d工艺稳定化以这种方式同步推进，外界认为三星电子在下一代AI存储竞赛中的技术竞争力将进一步增强。
与此同时，在简报会之后，研发组织内部也出现了对研发人员的职责与薪酬结构的相关抱怨。据称，成员们提出观点认为，需要更积极地认可研发组织的贡献。此前，三星电子的劳资双方同意为DS部门设立“特殊管理绩效奖金”，资金来源为业务绩效（经营利润）的10.5%。不过，即便在同属DS部门的范围内，存储器业务与包括研究中心在内的公用部门之间的奖金差距，以及与非存储器（System LSI和Foundry）业务单元之间的差距都较大，要求改善薪酬结构的呼声正变得愈发强烈。