etnewsによると、6月15日、TSMCは、パネルレベル・パッケージング（PLP）の量産能力を確立するため、素材・部品・設備（MCE）サプライチェーンを構築しており、早ければ2027年から生産を開始する計画だ。同社は現在、設備投資についてMCE提供業者と世界各地で協議している。
PLP技術は、従来のウエハーレベルのパッケージングと比べて、はるかに高いチップ生産量を可能にする。300mmの円形ウエハーの代わりに標準の600×600mmの長方形パネルを用いることで、PLPは無駄ゼロでチップを約5〜6倍製造できる。TSMCはすでに主要なグローバルAIチップの顧客を確保しており、規模拡大に先立って今年テスト生産ラインを完了する見通しだ。この動きは、2019年に当該技術を取得して以降PLP市場をリードしてきたサムスン電子との競争を一段と激化させる。
