TSMC baut ein System für die Massenproduktion von PLP, um mit Samsung zu konkurrieren, und peilt den Start im Jahr 2027 an

Laut etnews baut TSMC am 15. Juni seine Material-, Komponenten- und Ausrüstungs-(MCE)-Lieferkette auf, um eine Massenproduktionskapazität für die Panel-Level-Packaging-(PLP)-Fertigung zu schaffen, mit Plänen, die Produktion bereits ab 2027 zu starten. Das Unternehmen befindet sich derzeit in Gesprächen mit MCE-Anbietern weltweit bezüglich Investitionen in Ausrüstung.

Die PLP-Technologie ermöglicht im Vergleich zur herkömmlichen Wafer-Level-Verpackung eine deutlich höhere Chipausbeute. Mithilfe standardisierter 600×600 mm rechteckiger Platten statt 300-mm-kreisförmiger Wafer kann PLP etwa fünf bis sechs Mal mehr Chips produzieren, bei null Abfall. TSMC hat bereits einen großen globalen Kunden für KI-Chips gewonnen und wird voraussichtlich noch in diesem Jahr eine Testproduktionslinie fertigstellen, bevor dann die Skalierung erfolgt. Der Schritt verschärft den Wettbewerb mit Samsung Electronics, das den PLP-Markt seit dem Erwerb der Technologie im Jahr 2019 anführt.