JEDEC veröffentlicht den SPHBM4-Standard: Umgeht Silizium-Interposer, verlagert die HBM-Pin-Anzahl von 2.048 auf 512

Laut BlockBeats unter Berufung auf den Artikel von Analyst Damnang vom 22. Juni veröffentlichte JEDEC den SPHBM4-Standard, der die Anbindung von HBM an GPUs verändert. Im Gegensatz zu herkömmlichem HBM4, das für die Verbindung Silizium-Interposer benötigt, ermöglicht SPHBM4, dass HBM den Interposer umgeht und direkt mit organischen Substraten verbunden wird. Der Standard nutzt weiterhin das DRAM-Stacking von HBM4, überarbeitet jedoch den Basischip-Die-Teil, wodurch die Pin-Zahl von 2.048 auf 512 sinkt und die Geschwindigkeit pro Pin durch 4:1-Seriellisierung um das Vierfache steigt, um eine vergleichbare Bandbreite aufrechtzuerhalten.

Damnang merkt an, dass der zentrale Mehrwert von SPHBM4 darin liegt, Kapazitäten für fortschrittliches Packaging freizusetzen, statt die Kosten für HBM zu senken. Indem die Silizium-Interposer-Fläche, die zuvor von HBM belegt war, frei wird, könnte dieselbe Interposer-Wafer-Kapazität theoretisch 1,5 bis 2-mal mehr Pakete unterstützen. Der Wettbewerbsschwerpunkt in der HBM-Entwicklung verschiebt sich von der Stapelhöhe hin zur Qualität des Logikdesigns im Basischip und kommt damit vertikal integrierten Anbietern wie Samsung zugute, während SK Hynix und Micron darauf angewiesen sind, für fortschrittliche Knoten auf TSMC zu setzen.